热点新闻

美媒：“微型芯片”不够用？“巨型芯片”正快速崛起

admin2022-08-01 05:41 197人已围观

简介美媒：“微型芯片”不够用？“巨型芯片”正快速崛起

7 月 31 日消息，美媒日前报道称，目前最强大的芯片作用越来越大，但它们几乎不能再被称为“微型芯片”。

由于各行各业都需要速度更快、功能更强大的芯片，而通过缩小晶体管的方法正进入瓶颈。于是工程师们将微芯片堆叠起来，最终促使“巨芯片”迅速崛起。在某些情况下，它们正在达到几乎从未见过的庞大体积。

目前，大多数芯片的尺寸都与硬币相当，然而有些芯片实际上已经大到类似信用卡。在极端情况下，甚至可以如餐盘大小。

这些超级芯片不仅出现在地球上最强大的超级计算机上，也出现在日常用品上。比如，微软 Xbox 和索尼 PlayStation5 都使用了由 AMD 设计的产品。苹果在 Mac Studio 搭载的 M1 Ultra 也采用了这种设计方法。

但这些巨芯片给工程师们带来了挑战，因为它们在密集封装的电路中进行计算时会产生额外的热量。尽管它们通常更环保，但它们的巨大尺寸也意味着它们经常需要消耗更多的能量。例如，英特尔的 Ponte Vecchio 芯片在每次计算时更环保，但仍需要消耗 600 瓦能源，这足以启动并运行吹风机。如果你问为什么巨芯片尚未被用于手机上，这就是限制因素之一。

从某种程度上说，巨芯片只是一种推动摩尔定律进化的方法。英特尔创始人戈登・摩尔（Gordon Moore）曾说过，每两年左右，芯片上的晶体管数量就会翻一倍。巨芯片只是业内最新的创新产品，承诺提供更高的效率。

荷兰 ASML 公司实际上垄断了芯片制造设备的生产，这些设备对于生产世界上最先进的芯片和最小的晶体管非常重要。但即便如此，该公司也表示，要维持摩尔定律的运行，仅仅把芯片上的晶体管做得更小依然不够。在 2021 年 9 月面向买家的演示中，ASML 公司谈到了“系统扩展”的概念。ASML 发言人证实，该公司认为系统扩展是对缩小微芯片选择范围工作的补充。

借用城市的比喻来说，如果一个大都市不能缩小其住房规模或使其交通变得更加环保，那么除了不断向外扩张，它可能没有其他选择。

封装 + 芯粒

不过，制造巨芯片并不容易，部分原因在于，这意味着要以纳米级的精度将每个芯片部件移动到位，并在没有微型焊枪的情况下将它们连接起来。

这在很大程度上是由于芯片行业长期忽视的一个领域，即“封装”。

在传统设备中，接收和发送无线电波的芯片 (比如通过 Wi-Fi 通话) 可以连接到其他不同的芯片进行通用计算，它们之间的连接实际上被称为“总线”。但就像它在现实世界中的地位一样，这种“巴士”很难在相邻的“硅城市”之间快速运输东西。巨芯片的新封装作为替代方案可以立即将这两个芯片连接起来。其结果就像是将所有这些芯片集中在一个屋檐下，并且不断加高。

IBM 封装改进部的前主管、现在洛杉矶加州大学教授苏布拉曼尼亚・艾尔（Subramanian Iyer）说，传统的微芯片应该占用其几乎三分之一的空间，同时需要消耗大量的能源才能将芯片的计算结果传递给剩余部分的电路。堆叠芯片使它们之间的通信更快，因为这允许它们之间有许多额外的连接，就像在摩天大楼之间乘坐电梯远比在整个建筑中穿梭更快一样。

使巨芯片和芯片堆叠起来的重要纽带是一种全新的微芯片，称为“芯粒”。它消除了许多老式的电路，用不同的芯粒支持即时通信。通过制造许多简单、直接的连接，这些芯粒可以与不同的芯片融合，形成巨芯片。伊利诺伊大学厄巴纳-香槟分校的电气工程教授拉凯什・库马尔 (Rakesh Kumar) 说，构成巨芯片的不同芯粒之间的直接通信使它们能像单个的大微处理器那样运行。

英特尔最近发布的 Ponte Vecchio 图形处理器就是个典型的例子。每个 Ponte Vecchio 都由 63 个完全不同的芯粒组成。这些芯粒堆叠在最好的位置上，然后相互挤在一起，有 3 个 100 平方毫米的完整空间，可容纳 1000 亿个晶体管。与之相比，笔记本电脑内核上的日常芯片小于 150 平方毫米，大约有 15 亿个晶体管。

堆叠芯粒的使用显然是英特尔处理器的发展方向，其大多数已经发布但尚未上市的服务器、台式电脑和笔记本电脑处理器都采用了这种技术。英特尔高级研究员达斯・夏尔马（Das Sharma）说，这种方式“为芯片制造提供了一种全新的方法，比传统方法更快，更具成本效益”。

他指出，堆叠芯粒还允许英特尔在不增加其 (二维) 足迹或整体能源消耗的情况下，扩展其下一代台式机和服务器芯片的效率。芯片使用的能源是重要的设计因素，而节能是该行业的最高优先事项之一。堆叠芯粒可以让工程师通过节省芯片各种元件通信所需的时间和能量，从当前的设计中挤出额外的空间。但当效率优先时，芯粒也可能被用来制造更大的微芯片，尽管会更加耗能。

AMD 是当今芯片技术领域的先驱，它已经在处理器中提供了几个芯粒。该公司发现，只需在其 CPU 的主要部分堆叠一个储存芯片（PC 中执行大部分非图形计算的芯片），就能够显著提高其程序的运行速度。

巨头加入

Ansys 公司的产品广告总监马克・斯威楠（Marc Swinnen）说，虽然目前基于芯粒制造的巨芯片数量可能很少，而且可能只在最强大的程序中使用，但制造它们的模式正在加速。Ansys 是一家构建人体模拟软件程序的组织，该程序广泛应用于微芯片设计行业。Ansys 的大多数客户都不愿具名，不过三星就是其中之一。Ansys 发言人表示，自 2019 年以来，Ansys 客户端采用的堆叠芯片种类增加了 20 倍。

今年 3 月，名为“通用芯粒互连快线”(UCIe) 的行业组织介绍说，英特尔和 AMD 已经各自推出了通用技术。这种技术可以让任何使用它们的人都有可能创造出与不同生产商制造的芯片相结合的芯片。该组织成员还包括 Arm、台积电、三星以及不同的微芯片设计和制造巨头。

UCIe 主席、英特尔高级研究员德本德拉・达斯・夏尔马（Debendra Das Sharma）说，任何公司迟早都可能从其他公司购买芯粒，然后将它们组装成他们所需要的“拼装芯片”。

当然，这项工作需要大量不同的公司参与。夏尔马博士说，UCIe 及其成员将能够证明，它们最终会取得成功。但伊利诺伊大学的库马尔博士并不这么确定。他说:“在一个竞争如此激烈的行业，标准化任何东西都是一项挑战，因为必须做出妥协，而且不是每个人都有表现友好的动机。”

整个行业对这种技术感兴趣的一个重要驱动因素是，越来越多的公司（包括亚马逊、谷歌、微软、特斯拉和其他公司）希望创造自己的、更强大的微芯片，以支持云计算、智能手机、游戏机到汽车等所有行业。斯威楠说：“现在，许多大公司的全部业务几乎都建立在硅的质量上。”

加州大学洛杉矶分校的 Iyer 博士说，对巨芯片的兴趣还来自于对当前硬件上的人工智能（AI）和机器研究程序的强烈呼声。为了满足这一需求，有些公司采取了传统的方式来制造真正巨大的微芯片。比如，名为 Cerebras 的初创公司制造了一种芯片，它占据了一整层硅片，上面有时会蚀刻几十个微芯片。而另一些公司则与艾尔博士的工作人员一起努力，致力于由芯粒组成的 AI 超大芯片。